灰度控制模块仿真波形图

　　CLK 串行数据移位时钟。施密特缓冲输入，所有的数据/关控制的转变移位是由1位的最高位同步的CLK的上升沿，单路数据移位到SD在同一时间。 CLK的上升沿输入获准后，持续100ns的上升沿。

　　LE 边沿触发锁存器。施密特缓冲输入。当前对应移位寄存器中数据，在此上升沿数据被锁存。

移位锁存仿真波形图

　　OE 所有输出空白。施密特缓冲输入。当OE是低电平时，所有恒流输出（OUT0?15）被执行。当OE= 1,所有恒流输出控制的开关在数据控制数据/锁存状态。OE决定执行数据长度时间。

　　这种时序传输方式是，沿用74HC595通用逻辑数据传输方式，在LED屏幕上已经使用了十多年历史，显得古老而落伍。LED屏幕亟待新的数据传输格式，简化的、高效的传输方式，从而减低设计复杂度，降低设计成本和提高屏幕可靠性。

　　数据和时钟需要协调一致，可是在线路设计中，数据采用串行传输，而时钟则是并行传输，势必数据延时会造成输出错位。这是4线传输格式最大的缺点，数据和时钟不能很好的同步，级联性较差，控制器成本高。落伍的数据传输格式，控制器产生灰度等级，屏幕刷新率低，传输数据量大，是LED屏幕目前发展瓶颈。

　　㈢ 驱动芯片方框图

　　CYT62726内部线路相对比较简单，电阻通过电流镜比例调节输出电流值，芯片是统一设定16通道电流值的，所以在屏幕设计时通常是单颗IC驱动单一颜色，3片IC组成16个像素。这样可以通过LED分选获得亮度一致性，3颗IC设定不同的驱动电流值，组成合适的16像素白平衡。芯片恒流误差显得很重要，电流误差参数也同时影响LED白平衡水平。

　　移位寄存器（D触发器）负责数据（SDI）的队列，按照时钟（CLK）时间，移动数据队列。正确的数据被锁存讯号（LE/）存储，这里可能就是二进制的1或0,执行的灰度长度由使能（OE）讯号决定，灰度等级的表现是使能的倍数，使能数据宽度决定最小灰度等级。

　　三、LED屏线路设计

　　㈠ 驱动周边器件选择

　　在屏幕设计大约在3-6片CYT62726分布的PCB范围内，设置1000uF左右容量电容器，在选择滤波电容时，应用采用低ESR（等效串联电阻）电容器，以最大限度的减小输出波纹，这是与其它电介质相比，这些材料能在较宽的电压和温度范围内维持其容量不变。

　　在电源和地之间连接着去耦电容，它有三个方面的作用：一是作为本集成电路的蓄能电容；二是滤除该器件产生的高频噪声，切断其通过供电回路进行传播的通路；三是防止电源携带的噪声对电路构成干扰。

　　对于设计LED点彩产品，灯点内部增设滤波电容非常重要，主要在于越是色彩的变化丰富供电波动更会增加，滤波电容在这里显得比设计在任何产品中都要重要。对于大多数高的电流设计，推荐采用一个470至1000uF容值。这里设计不能没有这颗电容。