FPGA设计结构如图4所示。以1000BASE-T作接收端、1000BASE-LX作发送端为例，讨论主控FPGA的工作过程。

　　由1000BASE-T物理层送入FPGA 的数据信号为2组时钟为125M 的8位信号，数据帧内容包括：帧头、控制数据、图像数据以及帧尾;按8位二进制数据为1个字符，帧头含4个字符：分别为7C、D2、15和D8;控制数据2个字符：CON1、CON2包含当前帧的特定信息;每帧以256列24位RGB图像数据为传输内容，因此，转换为8位数据后共有768个字符，帧尾6个字符“0”，每帧共计780个字符。1000BASE-T的MAC层控制模块负责对数据帧进行监听，当其收到有效的帧头信号后，控制FIFO写控制模块开启相应的写使能信号，将有效图像数据写入FPGA片内对应的FIFO中。同时，控制FIFO读控制模块，将已经存储在FIFO 中的对应数据读出并送入1000BASE-LX的MAC层。图像数据在FPGA内部的存储采用“乒乓”操作的方式，设计中例化4个FIFO(位宽为8bit，深度为768)，每2个为一组，当双口图像帧数据到来时，对2块FIFO(例如：FIFO_A、FIFO_B)分别进行8位写操作;同时FIFO_C和FIFO_D中的数据被读出并组成一组16位数据。当下一帧图像数据到来时，则对FIFO_C和FIFO_D进行写入，对FIFO_A、FIFO_B进行读出。读写时钟均为125Mbit/s，双口8bit与单口16bit相匹配，并且每帧之间均有适当的间隙，保证FIFO 不会溢出。1000BASE-LX 的MAC层对从FIFO中读出的数据仍需要进行“打包”处理，来保证传输的有效性，帧结构构成与双绞线端相同，单位字符由8位变为16位。帧头4个字符为：557C、55D2、5515和55D8;控制信号[CON1_C，CON1_D]、[CON2_C，CON2_D](设

　　FIFO_C、FIFO_D正被读出)分别组成2个字符，

　　FIFO中的图像数据按相同位置进行组合，含768个字符，帧尾6个字符“0”，每帧仍然由780个字

　　符组成。1000BASE-LX 的发送与1000BASE-T的接收过程同步，“打包”后的数据送入光纤物理层，经电光转换后光纤传输至远端，即实现了双绞线到光纤的介质转换。

　　在传输系统的另一端，可根据实际传输介质需求，将光信号直接加以利用或者重新转换为双绞线信号，1000BASE-LX 接收、1000BASE-T 发送时，数据流方向与上述过程相反，设计过程相同。

　　4　设计验证

　　1000BASE-T接收端的数据仿真如图5前两行所示，图中7C、D2、15、D8部分为帧头，00和34为控制数据，34表示当前传输的是第52帧(16进制34)，00、01……为试验图像数据，以256(FF)为一个周期递增，768个数据字符刚好为3个循环周期，FE、FF 为数据尾部，00 为帧尾部分;1000BASE-LX的发送部分仿真如图5后两行所示，图中557C、55D2、5515、55D8部分为帧头，0000、3534为控制数据，表示相邻的53、52帧(16进制35、34)，0000、0101……FEFE、FFFF为刚收到并转发的图像数据，帧尾为6个0000;从图中可以看出两个独立的1000BASE-T 数据帧成功实现了单帧1000BASE-LX的转发。

　　1000BASE-T　MAC层FIFO 读写控制采样如图6所示(利用ALTERA的Signaltap获得)。图中P0_CLK 和P0_rxdv和P0_rxdata分别为1000BASE-T　P0口的接收时钟、接收使能和8位数据信号，可以看出数据有效起始于7C、D2……处。P0_CON1和P0_CON2均为8位寄存器，实现控制信号的单独存储。每个FIFO在写入之前都会进行复位，防止前次读取操作未读空FIFO，造成数据残留，影响本次读取操作。fifo1_wen为FIFO_A写使能信号，与有效试验像素起始数据00对齐。P1部分各信号所代表的意义与P0一致;由于是两个独立数据帧，因此接收时钟、使能等所对应时序的起始位置可能有所不同，图中P0口与P1口相差半个时钟周期;fifo3_4_ren为FIFO_C、FIFO_D读使能信号，由P0_rxdv、P1_rxdv共同触发，实现对FIFO_C、FIFO_D的同时读取，读取的16位数据为fifo_data，直接送入1000BASE-LX　MAC层进行封装成帧，并实现了实时转发。

　　5　结　　论

　　介绍了千兆以太网1000BASE-T和1000BASELX标准的原理和具体的实现方法。通过物理层的对比，设计了介质转换系统，使双绞线与光纤的传输方式能够高效地应用于LED传输系统;对比相关千兆网介质转换器，本系统对传输帧进行MAC层解包及重新封装，将介质转换深入到了MAC层，控制指令单独缓存，区别于简单物理层数据帧转发，为后续屏体与控制主板间的路由设计方案提供了设计基础;对传输中的帧结构进行了分析，设计了与原传输系统兼容的数据格式，对每帧数据在FPGA控制器中进行缓存，增加了传输的稳定性，并与传输速率相匹配。1000BASET利用PAM5电平使双绞线单路传输有效速率达1Gbit/s;1000BASE-LX通过8B/10B编码，实际传输速率达2.5Gbit/s，有效速率为2Gbit/s，实现了与双路双绞线的匹配。试验结果表明，将介质转换器应用于LED传输系统，可以提高LED

　　传输系统的互联灵活性，在保证传输距离的情况下减少了构网成本;同时，该转换器对于视频类信号源远距离传输具有实际的借鉴意义。